[共同研究成果]

スーパーコンピュータを用いたトランジスタの スイッチング動作シミュレーション

春日 貴志 井上 浩 秋田大学 工学資源学部

1. はじめに

DC-DC コンバータやスイッチング電源などの電子機器は、負荷に応じて内部回路 のスイッチング周波数を変化させて、高効率を実現する機器である。これら電子機 器内のスイッチング回路を搭載したプリント回路基板(Printed Circuit Board: PCB) から放射する電磁ノイズが電子機器周辺で問題となっている[1]。しかし、低周波で の電磁ノイズに関する具体的な対策が行われていないのが現状である。従来はノイ ズ放射を実験によって測定し対策する方法が主流であったが[2]、近年では電磁界数 値シミュレーションによってノイズ放射を推定する方法も行われている[3]。

我々は、非線形で動作するスイッチング回路を搭載した PCB からのノイズ放射を 解明することを目的として、有限差分時間領域法[4](Finite Difference Time Domain method: FDTD method)を用いた数値シミュレーションによって、近傍から遠方まで のノイズの放射伝搬を推定することを試みている[5,6]。また、同時に実験結果との 比較を行い、シミュレーションの妥当性も確かめながら研究の発展を計っている。

FDTD 法は、マクスウェルの電磁界方程式を差分化し、空間と時間領域で数値解 析するシミュレーション法である[4]。この方法はモデル化が容易であることや、時 間領域すなわち波形での解析が出来ることなどから、近年アンテナや電磁界の解析 に良く用いられる解析手法である[7]。微分方程式を数値計算する方法であるため、 解析空間内のセル数を細かくとれば計算精度の向上が望まれるものの、解析量が膨 大となるため一般のコンピュータでの計算は困難である。精度良く広範囲の計算を 行うためには、スーパーコンピュータのような大規模な計算機システムを利用する ことが必要である。

これまで、東北大学情報シナジーセンターのスーパーコンピュータ(SX-4)を利 用して、高速計算に適した FDTD シミュレーションのアルゴリズムについて検討し てきた[8]。また、トランジスタを等価回路によりモデル化し、FDTD 法に組み込ん だ解析法の開発を目指してきた[9]。本稿では PCB モデルからの電磁放射解析のた めの高速化と、非線形解析を FDTD 法へ組み込みを行った例の結果を述べる。

2. FDTD シミュレーションの高速化

2.1. FDTD 法[4,7]

FDTD 法はマクスウェルの電磁界方程式を差分化することによって数値計算する 方法である。マクスウェルの方程式を差分化すると、空間的な電界と磁界の配置は 図 1 に示す単位セルの配置となる。単位セルの配置に従い、*z* 成分について時間と 空間で差分化した式を式(1a)、(1b)に示す。

$$E_{z}^{n} = \frac{\varepsilon}{\varepsilon + \sigma\Delta t} E_{z}^{n-1} + \frac{\Delta t}{\varepsilon + \sigma\Delta t} \left(\frac{\partial H_{y}^{n-\frac{1}{2}}}{\partial x} - \frac{\partial H_{x}^{n-\frac{1}{2}}}{\partial y} \right)$$
(1a)

 $H_{z}^{n+\frac{1}{2}} = H_{z}^{n-\frac{1}{2}} - \frac{\Delta t}{\mu} \left(\frac{\partial E_{y}^{n}}{\partial x} - \frac{\partial E_{x}^{n}}{\partial y} \right)$ (1b)

x、y 成分についても同様に差分化することができ、3次元解析空間の場合、図1の 単位セルを積み重ねた解析空間において、電界と磁界の6つの式によって数値計算 が行われる。FDTD 法では、解析モデルの電気的な特性であるε、σ、μをマクスウェ ルの電磁界方程式に与えることによってモデル化される。

図 2 に PCB とその周辺の電磁界解析モデルを示す[5]。解析空間内の数値は単位 セル数である。3 次元 FDTD 法で解析する場合、電界と磁界の数式は x、y、z 座標 による 3 次元ループとなる。図 2 上図の直方体(外側)は解析空間であり、内部に ハッチングした PCB モデルが置かれている。図中の数値は、上右側の座標系を用い たときのセルの位置を示している。図 2 下図は PCB モデルの拡大図である。信号は、 ストリップラインの信号源側の抵抗 50Ωを介して印加される。また、負荷側では 1kΩ の抵抗を介して PCB の裏のアース面に接続される。

図 2 のように解析空間が非常に広い場合、3 重ループの計算量が膨大となるため 汎用コンピュータでは計算が困難となる。また、解析モデルの電気的特性に応じて 電界と磁界のパラメータが異なるため、計算時にはそれぞれの媒質毎の電界もしく



は磁界計算を行う必要がある。このため、大規模計算システムすなわちスーパーコンピュータを利用する計算が必要となる。この際、スーパーコンピュータの高速化に適したアルゴリズムを適用することが重要である[8]。

2.2. 高速化の手法[10]

SX-4 はベクトル・並列型のスーパーコンピュータであり、1 ノード当たりの理論 最大演算性能は 64 GFLOPS、メモリは 8 GB、CPU は 32 個あり、最大 32 並列まで の計算が可能であった。ベクトル化は最大 256 ループ計算を 1 度に処理する方法で あり、並列化はループ計算を複数の CPU に割り当てる方法である。コンパイラには

do k=2,NZ1 do j=2,NY1 do i=1,NX1 if (idone(i,j,k)==0) then ! 空間 ex(i,j,k)=ex(i,j,k) $+\Delta hz/\Delta y-\Delta hy/\Delta z$ else if (idone(i,j,k)==2) then ! 誘電体 ex(i,j,k)=ex(i,j,k) $+\Delta hz/\Delta y-\Delta hy/\Delta z$ else if (idone(i,j,k)==1) then ! 導体 ex(i,j,k)=0.0; else ! 抵抗 ex(i,j,k)=ex(i,j,k) $+\Delta hz/\Delta y-\Delta hy/\Delta z$ end if end if end if end do end do	do k=2,NZ1 do j=2,NY1 do i=1,NX1 ! 空間 ex1(i,j,k)=ex(i,j,k) $+ \Delta hz/\Delta y - \Delta hy/\Delta z$ end do end do do k=KA1,KA2 do j=2,NY1 do i=1,NX1 ! 誘電体 ex1(i,j,k)=ex(i,j,k) $+ \Delta hz/\Delta y - \Delta hy/\Delta z$ end do end do end do end do end do end do end gest
end do end do end do	 ! 電界の更新 do k=2,NZ1 do j=2,NY1 do i=1,NX1
	ex(i,j,k)=ex1(i,j,k) end do end do end do
(a) IF を用いたアルコリスム	(D) IF を用いないアルコリスム

図3 高速化アルゴリズムの工夫例

C言語とFORTRAN90が用意されている。高速化を図るため、

(1) プログラミング言語による計算速度の違い

(2)ベクトル化・並列化に適したプログラミング

(3) ノイズスペクトルの推定に必要な最短信号長

の3点について検討した。(2)の具体的な対策としては、ベクトルループ中に IF-ELSE 文があると計算効率が悪くなることから、図3に示すような IF-ELSE 文を用いない プログラミングを行った。さらにループ長の最も長いループにはベクトル化命令を、 次に長いループには並列化命令を指定した。(3)については、繰り返し連続波形を想 定して、スペクトルが推定可能な最短データ長について検討した。

本解析に用いたPCBモデルを図4に示す。基板はFR4(ε_r =4.9)を用い、裏面は全面銅箔と設定した。線路終端は1k Ω で終端した。実験およびシミュレーション共に、 入力信号は小型発振器からの3 MHzの方形波を用いた。FDTD法における単位セル サイズは Δx =2.5mm、 Δy =5mm、 Δz =0.35mmとし、時間ステップ Δt は、クーラントの 条件を満たすように、1.15psに設定した。3MHzの3周期に必要な計算時間ステップ 数Nは8.7×10⁵回である。吸収境界条件には2次のMurを用いた。解析空間のセル数 と計算時間の関係を考察するため、2種類の解析空間(100×100×200cell、300×300 ×400cell)について計算した。また、微小磁界プローブ(Shielded Loop Probe)を用 いて線路上の近傍磁界を測定し、実験と計算結果とを比較した[13]。



図 4 高速化シミュレーションに使用した PCB モデル

2.3. 最適な FDTD 計算条件の検討

プログラミング言語の違いによる計算時間について検討した。C 言語と FORTRAN90 による計算プログラムは、それぞれシングル、8、16、32 並列で計算 し、並列 CPU の違いについても比較した。また、時間ステップ数 N は 1,000 回とし た。シングルは User Time、並列は計算で使用した CPU のうち最も利用時間の長い CPU 時間を表 1 にまとめた。100 × 100 × 200cell における解析では、8 並列の結果が 最も良く、C 言語よりも FORTRAN90 の方が 6.3 倍高速計算可能であった。16、32 並列の計算に時間がかかったのは、オーバーヘッドによる影響と考えられる。

また、ベクトル、並列化に適したプログラミングの改善前後の比較、および解析 空間の違いによる比較も表1に示した。8並列で比較すると、改善によって約1.3 倍の高速化が可能であった。IF-ELSE文の除去により、計算回数が増加するものの、 ベクトルループ中の計算効率が高まったため、計算時間の短縮につながったと考え られる。300×300×400cellの解析では、100×100×200cellよりも並列ループにかか る計算量が増加したため、16並列で最も効率が良くなったものと考えられる。解析 量の異なる二つのモデルについて、時間ステップ数に対する CPU 時間の関係を図5 に示す。二つの解析モデルは、最適な計算条件によって解析を行っている。時間ス テップ数が増加するにつれて、CPU 時間も比例して増加する。解析空間の計算量に よって比例係数は異なるが、時間ステップ数と CPU 時間に比例関係が成り立つため、 少ない時間ステップ数から最終的な計算に要する時間が予測できる。あらかじめ少 ない時間ステップ数によって最適な並列数を探ることは、計算効率の点で重要であ ると考えられる。

CPU	C language	Fortran 90		
	$100 \times 100 \times 200$	100 × 100 × 200 cell		300 × 300 × 400
	cell	Unimproved	Improved	cell
Single	410 s	158 s	83 s	1556 s
8 parallel	196 s	31 s	23 s	217 s
16 parallel	256 s	92 s	44 s	178 s
32 parallel	384 s	148 s	137 s	188 s

表1 CPU 時間の比較 (*NT*=1000 ステップ)



2.4. 波形計算例

給電点から1 cm、線路上3 mm における近傍磁界の3 周期分の計算波形を図 6(a) に示す。波形の3 周期と1 周期をそれぞれ高速フーリエ変換(FFT)し、それぞれ のスペクトルのエンベロープを図 6(b)に示す。1 周期と3 周期の結果は一致した。 また、実験結果ともほぼ一致することから、1 周期の波形を計算することによって スペクトルが推定できると考えられる。FDTD 法で1 周期の波形を求めるために要 する時間は約 10 時間であることから、数 MHz 帯の低周波ノイズの FDTD シミュレ ーションが 6 dB 程度の工学的な誤差範囲内で十分可能であると考えられる。



3. スイッチングトランジスタのシミュレーション[9]

3.1. トランジスタの大振幅動作のモデル化

FDTD法を用いた解析の応用例として、スイッチングトランジスタを搭載したPCB モデルからの電磁波放射について解析を試みた[9]。トランジスタのFDTDモデリン グとしては、エバース・モルの等価回路を用い[4]、印加電圧によって変化する拡散 容量と接合容量を付加したモデル[11]を元に、電荷蓄積効果を含む低周波スイッチ ング解析のFDTDアルゴリズムを提案した[9]。図 7 にトランジスタの等価回路と、 スピードアップコンデンサ $C_{\rm B}$ によって高周波特性を改善したインバータ型スイッ チング回路を示す。C'-B間は拡散容量 $C_{\rm DC}$ 、接合容量 $C_{\rm JC}$ 、電流源とダイオードから なり、各成分を等価的に 1 つの素子と見なすことが出来る。B-E間は順バイアス状 態にあるため各容量並びに電流源を省略した。C-C'間にスイッチング特性に影響の 大きいコレクタ寄生抵抗 $r_{\rm C}$ を付加した[12]。C'-B間、B-E間に流れる電流 $I_{\rm CB}$ 、 $I_{\rm BE}$ 、 およびC'-B間容量 $C_{\rm CB}$ は次式で表される。

$$I_{C'B} = I_{C0} \left\{ \exp\left(\frac{-qV_{C'B}}{kT}\right) - 1 \right\} - \alpha_F I_{E0} \left\{ \exp\left(\frac{qV_{BE}}{kT}\right) \right\} + C_{C'B} \frac{dV_{C'B}}{dt}$$
(2a)
$$I_{BE} = -I_{E0} \left\{ \exp\left(\frac{qV_{BE}}{kT}\right) - 1 \right\}$$
(2b)

 $C^{*}-B間の容量<math>C_{CB}$ は接合容量 C_{JC} と拡散容量 C_{DC} の合成容量として与えられ、次式で表される。

$$C_{C'B} = C_{JC}(0) \left(1 + \frac{V_{C'B}}{\Phi_0} \right)^{-m} + \frac{q}{kT} \tau_{DC} I_{C0} \exp\left(\frac{-qV_{CB}}{kT}\right)$$
(3)

FDTD 法で回路素子を計算する場合、式(4)に示すように差分化式に素子の電流項を加えることで計算が可能である。

$$E_x\Big|_{i,j,k}^{n+1} = E_x\Big|_{i,j,k}^n + \frac{\Delta t}{\varepsilon_0} \nabla \times H\Big|_{i,j,k}^{n+\frac{1}{2}} - \frac{\Delta t}{\varepsilon_0 \Delta y \Delta z} I_x\Big|_{i,j,k}^{n+\frac{1}{2}}$$
(4)

トランジスタのC'-B間、B-E間の電界は、式(4)の*I*_xに式(2)の*I*_{CB}と*I*_{BE}を代入することで計 算が出来る。



図7 Ebers-Mollのトランジスタ等価回路

3.2. シミュレーション例

スイッチング用トランジスタ(2SC2671)の物理パラメータ値例を表 2 に示す。 I_0 、 α_F 、 Φ_0 、 $C_{JC}(0)$ 、mは測定によって求めた。拡散容量は測定することが難しいため、 未知の値である τ_{DC} はFDTDシミュレーションによって求められる出力電圧 V_{CE} の波 形が実験値と一致する値を用いた。3 MHz、振幅 5V_{pp}の方形波を印加した時の出力 電圧 V_{CE} のスペクトルを図 8 に示す。 R_C =470 Ω 、 R_B =3.3k Ω 、 C_B =47pFとし、図 7 の信 号線路と終端負荷は開放とした。単位セルサイズは Δx =1mm、 Δy =2.5mm、 Δz =0.255mm とし、時間ステップは 0.82psである。FDTDとSPICEによるシミュレーション結果は よく一致し、実験値とも最大で 4 dBの誤差内で一致した。

Parameters	Values
逆方向飽和電流 I_0	$1 \times 10^{-9} A$
電流増幅率 α_F	0.984
拡散電位 Φ_0	0.8 V
動作温度 T	300 K
ボルツマン定数 k	$1.38 \times 10^{-23} \text{ J/K}$
接合容量 C _{JC} (0)	3.5 pF
接合容量の乗数 m	0.15
少数キャリアのベース通過時間 $ au_{DC}$	180.0 ns
コレクタ内部抵抗 r _c ^[12]	10 Ω

表 2 トランジスタ 2SC2671 の物理パラメータ[9]



図 8 トランジスタの出力電圧V_{CE}の周波数特性[9]

図9にスイッチングトランジスタを搭載したPCBモデルを示す。基板の裏面は全面銅箔とし、基板の比誘電率&は 3.4 であった。信号線路の特性インピーダンスは TDR測定により 38Ωであった。信号線路の入力端はスイッチングトランジスタ (2SC2671)を接続し、終端には不整合したモデルを想定して、1kΩチップ抵抗を使用 した。裏面に装着した小型発振器によって方形波(3 MHz、5V_{pp})を印加した。発 振器並びに電源用小型リチウム電池は銅ケースで覆った。PCB近傍磁界H_xはシール デットループプロープを用いて測定した[13]。

図 10 に給電点から 1 cmにおける信号線路上の近傍磁界*H*_xの波形と、その周波数 スペクトルをそれぞれ示す。計算値は図 10(a)の波形をFFT計算して、周波数スペク トルを求めた。0.16µsでトランジスタはOFFからONに遷移し、これに伴う大きな磁 界が発生する。図 10(b)の実験値とFDTD値は周波数の広い帯域内で一致して



おり、ノイズ放射の FDTD 解析が可能であることが示されている。

また、この解析では最速条件である 16 並列で解析を行い、解析に使用したメモリ 量が 1.2GB、CPU 時間が約 17 時間であった。計算の出力データ量によっては、計 算時間が大きく増加する場合もあるが、およそ 17 時間で解析が可能であるため、ス ーパーコンピュータによる解析が有益であると考えられる。

4. おわりに

PCB からのノイズ放射の FDTD シミュレーションについてスーパーコンピュータ を用いて実行するため、高速化アルゴリズムの検討、並びに非線形スイッチングト ランジスタを組み込んだ計算アルゴリズムの開発を行った。高速アルゴリズムの検 討により、低周波で駆動した PCB からのノイズ放射の FDTD シミュレーションが可 能となった。また、トランジスタを組み込んだ FDTD 法による PCB からのノイズ放 射の解析では、実験と良く一致するシミュレーションが可能であった。スーパーコ ンピュータを使用した解析術が一歩進歩したと考えられる一方、スーパーコンピュ ータもメモリサイズの大容量化・計算速度の高速化が進んでいるので、今後本稿で 提案したシミュレーション技術を応用したノイズ解析およびその応用研究が望まれ ている。

謝辞

本研究は東北大学情報シナジーセンターとの共同研究、「広帯域・広範囲電磁界解 析用高速・高精度計算機シミュレーション法におけるスーパーコンピュータの有効 利用に関する研究」として行われた。

参考文献

- [1] 電気学会,電子機器のノイズアイソレーション技術,コロナ社,(1998)
- [2] 木下敏雄, EMC の基礎と実践 電磁障害とノイズ対策 , 日本工業新聞社
- [3] 山下榮吉,電磁波問題解析の実際,電子情報通信学会,(1993)
- [4] A. Taflove, Computational Electrodynamics The Finite Difference Time Domain Method, Boston, Artech house Publishers, (1995)
- [5] T. Kasuga, M. Tanaka, and H. Inoue, "FDTD Simulation and Experimental Study on Line Impedance and Magnetic Near Field Noise for a Simple Printed Line Model", IEICE Trans. Commun., Vol. E83-B, No. 3, pp. 561-568, (2000-03).
- [6] T. Kasuga, M. Tanaka, and H. Inoue, "Estimation of Spatial Distribution of Wideband Electromagnetic Noise around a Printed Circuit Board", IEICE Trans. Commun., Vol. E86-B, No. 7, pp. 2154-2161, (2003-07).
- [7] 宇野亨, FDTD法による電磁界およびアンテナ解析, コロナ社, 1998.
- [8] 春日貴志,井上浩,"プリント基板からの電磁波雑音放射の FDTD 法による-シミュレーション",信学技報,EMD98-85,(1999-01)
- [9] 春日貴志,田中元志,井上浩, "スイッチングトランジスタを搭載した PCB モ デルの FDTD モデリング",信学論(C), Vol. J85-C, No. 4, pp.304-305 (2002-04).
- [10] 東北大学大型計算機センター広報 SENAC 編集委員会、"スーパーコンピュー 夕特集号", SENAC, Vol. 30, No. 4, (1997-11)
- [11] P. Ciampolini, P. Mezzanotte, L. Roselli, and R. Sorrentino, "Accurate and Efficient Circuit Simulation with Lumped-Element FDTD Technique", IEEE Trans. MTT, vol.44, no.12, pp.2207-2215, (1996-12).
- [12] 玉井德迪,半導体回路設計技術,日経 BP 社, (1987).
- [13] 滝田栄志,田中元志,井上浩,"近傍磁界プローブの校正と PCB 近傍におかれ た平面導体における磁界分布の変化計測",信学技報,EMCJ2000-39,(2000-07).